面試經驗一：
我是今天下午1:30去威盛面試的
面試在威盛辦公區附近的一個健身房進行-_-
一面的哥哥問的很細,讓我詳細的介紹自己的項目,然後隨時對各個模組的實現進行提問,還要求畫出某某模組的實現框圖.接著開始讓我寫代碼,暈,簡直是沒有準備.先寫了一個fifo,亂糟糟的寫了個大體框架,解釋了一下每個process的功能,算是過關.接著又讓寫了一個latch和flip-flop,這個比較簡單,直接寫出來了.聊完項目,就開始問一些asic design flow,fpga design flow,計算機體系結構的東西,基本上答上來了.面試官看看錶,居然才過了20分鐘,於是又出了幾個hr問題考我,隨便答了一下,再聊了聊via的發展現狀,一面結束,耗時30分鐘
二面也是一個nice的gg,又讓我介紹了一遍項目,而且由於他對我的項目不是很熟,要我詳細的解釋,讓他明白為止.不過這個面試官沒有問太細節的技術問題,隨便交流了一下,也就是20多分鐘,二面結束,讓我回去等訊息,三四天后leader會決定下一輪面試.
從匯眾出來,總覺得面試的很平淡,沒什麼亮點.結果剛回寢室就接到電話說讓我再過去一趟,leader要面我.於是又折回匯眾,見到了leader.leader講話很快,思路也很快.最開始以為我是做軟體的,說簡歷上沒看到我寫做fpga/asic的經驗(簡歷寫的太失敗了),於是解釋了一下.然後他看我有項目管理經驗,就開始和我聊項目管理的問題,說了一些,看樣子他還比較滿意.接下來又是做題,畫一個序列檢測器的狀態轉移圖.再下來就是一些asic的細節問題.我提到了formality,他馬上問哪些環節需要做formality,formality的裡面的算法怎么樣的,這個徹底答不上來了,呵呵.又聊了一會兒關於對威盛和logic職位的認識後,他突然說給我offer,真是高興,連忙感謝.
整個面試過程還是比較愉快的,雖然有些東西不知道,但是還是沒有慌神,說出了自己的想法,也得到了一些肯定.今天面試的過程中hr還在打電話通知面試,估計這幾天的一面還會進行下去,祝兄弟們好運.hiall論壇
第一個offer,慶祝一下
面試經驗二：
宣講會沒去，據說不著調，讓人代投的簡歷。一周后筆試，筆試題是一本冊子，上面各個職位的題目都有，可以自行選擇。我只選做了asic的一套題。這裡列出一部分，網上也可以找到via的試卷，題目還是出得不錯的。邏輯化簡題，給你一個邏輯表達式，必須用特定的邏輯門實現(比如與非門和反相器);
狀態機設計，並要求寫出狀態機部分的代碼，最簡單的就是序列檢測了，需要了解moore和melay狀態機的實現異同，網上有很多關於論述二段，三段狀態機的資料，注意一下代碼風格;
改錯題，我遇到的代碼是異步fifo，有三段，要挑出能夠正確實現異步功能的方案，並給出理由;
靜態時序分析的一些基本概念，setup/hold time幾乎必考，我提供了幾份資料，可作參考;多時鐘域的信號傳輸，常見的手段就是通過觸發器鎖兩拍，或者是異步fifio。異步fifo的depth要會計算(我在後面的面試中遇到好幾次);
此外，威盛還會考到一些計算機體系結構知識，此次的題目是cache相關計算(教材上有關cache映射方式一小節的內容)。
面試在筆試後一周，地點在威盛武漢，面試官是來自上海s3graphic分部(做gpu的)。第一輪技術面試，技術面主要是我講項目，他們中間穿插一些問題。針對我的項目內容，面試官主要問了晶片的整體架構，我負責的運算單元這一塊的流水線設計，還有如何去驗證以保證設計的正確性等等，面試官手上有我的筆試試卷，但是至始至終沒有問過。
大約一個半小時後，我被告知在門外等候，面試官在裡面填了一份表格，把我交給hr，hr面問了一些常規性問題，已經面試過哪些公司，有沒有offer，如果我們給你offer你會不會來，你的期望薪水等等，其間我看到了面試官在我的表格上寫有思路清晰，有條理等字樣，我認為這是via面試順利通過的一個主因，我認為面試官真正看重的是你如何把一個問題
描述清楚並解決之，這一點在瑞晟的面試中也得到印證。
因為師姐之前在via呆過，我向她諮詢，她告訴我在那兒工作壓力不大，但發展機會也有限，但畢竟是老牌晶片設計公司，技術實力擺在那兒，所以從威盛跳出去的人還是蠻搶手的。威盛的asic崗位招人不多，在武漢這邊主要是嵌入式軟體崗位，北京的不太清楚，我們同
屆的某某最後簽了威盛北京，據說是做固態硬碟，有興趣可以問他。