1.cpu和記憶體信號時序（使能，時鐘，讀寫，地址，數據），考慮建立時間保持時間，傳輸延時
2.高速信號的完整性?如何實現端接，解耦怎樣處理？
3.一個晶片輸入管腳圖，分析計算和一個ttl電平連線的電阻阻值範圍
4.復位信號的處理方法,寫出你在設計中如何防止復位信號中的抖動?
5.有一個同步幀信號周期為5ms,長度為1us,現在有一個5ns的干擾信號,給定一個epld時鐘32mhz,設計一個抗干擾模組.
6.dsp與外設的讀寫問題,現在給定兩個sdram和一個dpram,要求畫出時鐘樹,寫出設計思路.
7.fpga開發有哪幾步？功能？軟體硬體
8.vhdl/verilog hdl寫一個異步清0鎖存器
9.同步邏輯異步邏輯優缺點，多時鐘域設計方法,如何保證fpga有效工作?